集成电路静态时序分析与建模 刘峰编著 2016年版 ,该文件为pdf格式,请用户放心下载!
尊敬的用户你们好，你们的支持是我们前进的动力，网站收集的文件并免费分享都是不容易，如果你觉得本站不错的话，可以收藏并分享给你周围的朋友
。
如果你觉得网站不错，找不到本网站，可以百度、360搜搜，搜狗, 神马搜索关键词“文档天下”，就可以找到本网站。也可以保存到浏览器书签里。
收费文件即表明收集不易，也是你们支持，信任本网站的理由！真心非常感谢大家一直以来的理解和支持！
资源简介
集成电路静态时序分析与建模
作者：刘峰编著
出版时间： 2016年版
内容简介
由于芯片尺寸的减小、集成度密集化的增强、电路设计复杂度的增加、电路性能要求的提高等因素，对芯片内的时序分析提出了更高的要求。静态时序分析是大规模集成电路设计中非常重要的一个环节，它能验证设计在时序上的正确性，并决定设计是否能够在要求的工作频率下运行。本书由集成电路设计专业论坛www.icdream.com站长刘峰编著，共11章，基于广度和深度两个方面来阐述整个CMOS集成电路静态时序分析流程与时序建模技术，并通过实践案例对技术应用进行更深入的讲解，使初学者在静态时序分析与建模两方面得到理论与实战的双重提高。本书适合作为微电子与集成电路相关专业的研究生、本科生、职业技术类学生的教材和教辅书，也可作为电子、自控、通信、计算机类工程技术人员学习使用集成电路设计软件和进修集成电路设计的专业技术参考书与工具书。
目录
目 录前 言第1章 引论 11.1 集成电路发展史简介 11.2 国内集成电路的发展现状 21.3 国际集成电路的发展态势 41.4 静态时序分析技术 41.4.1 静态时序分析简介 41.4.2 静态时序分析背景 41.4.3 静态时序分析的优缺点 51.5 主流静态时序分析与建模工具介绍 6第2章 静态时序分析的基础知识 92.1 逻辑门单元 92.2 门单元的时序计算参数 102.3 时序单元相关约束 122.4 时序路径 142.5 时钟特性 172.6 时序弧 192.7 PVT环境 242.8 时序计算单位 28第3章 单元库时序模型 293.1 基本时序模型简介 293.2 Synopsys工艺库模型 333.3 延时计算模型 383.4 互连线计算模型 453.4.1 互连线计算模型 453.4.2 线负载时序模型 473.5 引脚电容值的计算 493.6 功耗模型的计算 503.7 时序信息建模基本方法 51第4章 时序信息库文件 544.1 非线性延时模型 544.1.1 库组 544.1.2 因子 574.1.3 输入电压组 594.1.4 输出电压组 594.1.5 功耗查找表模板组 594.1.6 操作条件组 604.1.7 线负载组 604.1.8 延时查找表模板组 614.1.9 单元组 624.1.10 引脚组 644.1.11 触发器组 674.1.12 逻辑状态表组 684.1.13 电源引脚组 694.1.14 延时组 694.1.15 单元上拉延时组 704.1.16 单元下拉延时组 714.1.17 上拉转换组 714.1.18 下拉转换组 724.1.19 上拉约束组 724.1.20 下拉约束组 734.1.21 内部功耗组 734.1.22 哑阈漏流功耗组 744.2 复合电流源延时模型 754.2.1 输出电流查找表模板组 754.2.2 输出上拉电流组 754.2.3 输出下拉电流组 764.2.4 向量组 764.2.5 接收电容组 77第5章 静态时序分析的基本方法 795.1 时序图 795.2 时序分析策略 805.3 时序路径延时计算方法 815.4 时序路径的分析方法 835.5 时序路径分析模式 885.5.1 单一分析模式 905.5.2 最好-最坏分析模式 915.5.3 芯片变化相关分析模式 945.6 时序减免 965.7 其他芯片变化相关分析模式 985.8 时钟路径悲观移除 1035.9 时序优化 105第6章 时序约束 1076.1 时钟约束 1076.1.1 创建时钟 1076.1.2 生成时钟 1116.1.3 虚拟时钟 1146.1.4 最小时钟脉宽 1166.2 I/O延时约束 1176.3 I/O环境建模约束 1196.4 时序例外 1216.5 恒定状态约束 1256.6 屏蔽时序弧 1266.7 时序设计规则约束 127第7章 串扰噪声 1297.1 噪声的定义 1297.2 噪声的来源 1307.3 噪声恶化的原因 1337.4 噪声的体现形式 1347.5 噪声相互作用形式 1357.6 NLDM噪声模型的计算 1367.7 噪声延时计算方法 1417.8 时间窗口 1437.9 优化噪声的物理方法 1457.10 CCS噪声模型 148第8章 单元时序建模实战 1538.1 时序信息提取实现 1538.1.1 时序信息特征化实现流程 1538.1.2 时序信息特征化数据准备 1548.1.3 标准单元时序信息提取 1588.2 SiliconSmart工具的使用流程简介 1628.3 时序信息提取内容 163第9章 静态时序分析实战（ETS篇） 1709.1 静态时序分析的基本流程 1709.2 建立静态时序分析的工作环境 1719.3 静态时序分析实现 1749.3.1 建立时间分析 1749.3.2 保持时间分析 1929.3.3 时序设计规则分析 2019.3.4 时序违反修复 204第10章 Tcl脚本编程 20710.1 Tcl语法 20710.1.1 命令格式 20710.1.2 替换 20910.1.3 双引号和花括号 21110.1.4 注释 21110.2 数据结构 21210.2.1 简单变量 21210.2.2 数组 21210.3 表达式 21210.3.1 操作数 21310.3.2 运算符和优先级 21310.3.3 数学函数 21410.3.4 列表集合 21510.4 控制流 21910.4.1 if命令 21910.4.2 循环命令 22010.5 eval命令 22310.6 source命令 22310.7 过程 22310.7.1 过程定义和返回值 22410.7.2 局部变量和全局变量 22410.7.3 默认参数和可变个数参数 22510.8 引用 22610.9 字符串操作 22810.10 文件访问 23410.10.1 文件名 23410.10.2 基本文件输入/输出命令 234第11章 Tcl脚本编程应用实例（PT篇） 23711.1 get_failing_paths_high_slew 23711.2 get_interclock_skew 24111.3 report_unclocked 24411.4 get_buffers 24811.5 get_ports_edge_sense 25511.6 report_clock_endpoint_skew 26011.7 report_violations 26411.8 eco_fix_violations 271附录 290参考文献313
作者：刘峰编著
出版时间： 2016年版
内容简介
由于芯片尺寸的减小、集成度密集化的增强、电路设计复杂度的增加、电路性能要求的提高等因素，对芯片内的时序分析提出了更高的要求。静态时序分析是大规模集成电路设计中非常重要的一个环节，它能验证设计在时序上的正确性，并决定设计是否能够在要求的工作频率下运行。本书由集成电路设计专业论坛www.icdream.com站长刘峰编著，共11章，基于广度和深度两个方面来阐述整个CMOS集成电路静态时序分析流程与时序建模技术，并通过实践案例对技术应用进行更深入的讲解，使初学者在静态时序分析与建模两方面得到理论与实战的双重提高。本书适合作为微电子与集成电路相关专业的研究生、本科生、职业技术类学生的教材和教辅书，也可作为电子、自控、通信、计算机类工程技术人员学习使用集成电路设计软件和进修集成电路设计的专业技术参考书与工具书。
目录
目 录前 言第1章 引论 11.1 集成电路发展史简介 11.2 国内集成电路的发展现状 21.3 国际集成电路的发展态势 41.4 静态时序分析技术 41.4.1 静态时序分析简介 41.4.2 静态时序分析背景 41.4.3 静态时序分析的优缺点 51.5 主流静态时序分析与建模工具介绍 6第2章 静态时序分析的基础知识 92.1 逻辑门单元 92.2 门单元的时序计算参数 102.3 时序单元相关约束 122.4 时序路径 142.5 时钟特性 172.6 时序弧 192.7 PVT环境 242.8 时序计算单位 28第3章 单元库时序模型 293.1 基本时序模型简介 293.2 Synopsys工艺库模型 333.3 延时计算模型 383.4 互连线计算模型 453.4.1 互连线计算模型 453.4.2 线负载时序模型 473.5 引脚电容值的计算 493.6 功耗模型的计算 503.7 时序信息建模基本方法 51第4章 时序信息库文件 544.1 非线性延时模型 544.1.1 库组 544.1.2 因子 574.1.3 输入电压组 594.1.4 输出电压组 594.1.5 功耗查找表模板组 594.1.6 操作条件组 604.1.7 线负载组 604.1.8 延时查找表模板组 614.1.9 单元组 624.1.10 引脚组 644.1.11 触发器组 674.1.12 逻辑状态表组 684.1.13 电源引脚组 694.1.14 延时组 694.1.15 单元上拉延时组 704.1.16 单元下拉延时组 714.1.17 上拉转换组 714.1.18 下拉转换组 724.1.19 上拉约束组 724.1.20 下拉约束组 734.1.21 内部功耗组 734.1.22 哑阈漏流功耗组 744.2 复合电流源延时模型 754.2.1 输出电流查找表模板组 754.2.2 输出上拉电流组 754.2.3 输出下拉电流组 764.2.4 向量组 764.2.5 接收电容组 77第5章 静态时序分析的基本方法 795.1 时序图 795.2 时序分析策略 805.3 时序路径延时计算方法 815.4 时序路径的分析方法 835.5 时序路径分析模式 885.5.1 单一分析模式 905.5.2 最好-最坏分析模式 915.5.3 芯片变化相关分析模式 945.6 时序减免 965.7 其他芯片变化相关分析模式 985.8 时钟路径悲观移除 1035.9 时序优化 105第6章 时序约束 1076.1 时钟约束 1076.1.1 创建时钟 1076.1.2 生成时钟 1116.1.3 虚拟时钟 1146.1.4 最小时钟脉宽 1166.2 I/O延时约束 1176.3 I/O环境建模约束 1196.4 时序例外 1216.5 恒定状态约束 1256.6 屏蔽时序弧 1266.7 时序设计规则约束 127第7章 串扰噪声 1297.1 噪声的定义 1297.2 噪声的来源 1307.3 噪声恶化的原因 1337.4 噪声的体现形式 1347.5 噪声相互作用形式 1357.6 NLDM噪声模型的计算 1367.7 噪声延时计算方法 1417.8 时间窗口 1437.9 优化噪声的物理方法 1457.10 CCS噪声模型 148第8章 单元时序建模实战 1538.1 时序信息提取实现 1538.1.1 时序信息特征化实现流程 1538.1.2 时序信息特征化数据准备 1548.1.3 标准单元时序信息提取 1588.2 SiliconSmart工具的使用流程简介 1628.3 时序信息提取内容 163第9章 静态时序分析实战（ETS篇） 1709.1 静态时序分析的基本流程 1709.2 建立静态时序分析的工作环境 1719.3 静态时序分析实现 1749.3.1 建立时间分析 1749.3.2 保持时间分析 1929.3.3 时序设计规则分析 2019.3.4 时序违反修复 204第10章 Tcl脚本编程 20710.1 Tcl语法 20710.1.1 命令格式 20710.1.2 替换 20910.1.3 双引号和花括号 21110.1.4 注释 21110.2 数据结构 21210.2.1 简单变量 21210.2.2 数组 21210.3 表达式 21210.3.1 操作数 21310.3.2 运算符和优先级 21310.3.3 数学函数 21410.3.4 列表集合 21510.4 控制流 21910.4.1 if命令 21910.4.2 循环命令 22010.5 eval命令 22310.6 source命令 22310.7 过程 22310.7.1 过程定义和返回值 22410.7.2 局部变量和全局变量 22410.7.3 默认参数和可变个数参数 22510.8 引用 22610.9 字符串操作 22810.10 文件访问 23410.10.1 文件名 23410.10.2 基本文件输入/输出命令 234第11章 Tcl脚本编程应用实例（PT篇） 23711.1 get_failing_paths_high_slew 23711.2 get_interclock_skew 24111.3 report_unclocked 24411.4 get_buffers 24811.5 get_ports_edge_sense 25511.6 report_clock_endpoint_skew 26011.7 report_violations 26411.8 eco_fix_violations 271附录 290参考文献313
评论