【超清版】 GB/T 44798-2024 复杂集成电路设计保证指南

ICS31.200
CCS L56
中华人民共和国国家标准
GB/T44798—2024
复杂集成电路设计保证指南
Designassuranceguidelinesforcomplexintegratedcircuits
2024-10-26发布2024-10-26实施
国家市场监督管理总局
国家标准化管理委员会发布

目 次
前言………………………………………………………………………………………………………… Ⅲ
1 范围……………………………………………………………………………………………………… 1
2 规范性引用文件………………………………………………………………………………………… 1
3 术语、定义和缩略语……………………………………………………………………………………… 1
3.1 术语和定义………………………………………………………………………………………… 1
3.2 缩略语……………………………………………………………………………………………… 2
4 复杂集成电路设计……………………………………………………………………………………… 2
4.1 复杂集成电路设计流程…………………………………………………………………………… 2
4.2 复杂集成电路系统需求分析和复杂集成电路设计规格定义…………………………………… 3
4.3 复杂集成电路的数字电路设计…………………………………………………………………… 4
4.4 复杂集成电路的模拟电路设计…………………………………………………………………… 6
4.5 复杂集成电路可测性设计………………………………………………………………………… 7
4.6 复杂集成电路可靠性设计………………………………………………………………………… 8
4.7 复杂集成电路验证………………………………………………………………………………… 11
5 复杂集成电路设计质量保证…………………………………………………………………………… 12
5.1 概述………………………………………………………………………………………………… 12
5.2 复杂集成电路设计质量保证工作内容…………………………………………………………… 12
5.3 各阶段设计质量保证工作详细内容……………………………………………………………… 13
附录A (规范性) 主要研制阶段交付文件清单………………………………………………………… 17

前 言
本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定
起草。
请 注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。
本文件由中华人民共和国工业和信息化部提出。
本文件由全国集成电路标准化技术委员会(SAC/TC599)归口。
本文件起草单位:中国电子科技集团公司第二十四研究所、西安电子科技大学、重庆大学、深圳市汇
德科技有限公司。
本文件主要起草人:胡珂流、刘锐、庄弈琪、唐枋、张涛、张颜林、周亮、黄晓宗、杨勇。

1 范围
本文件提供了复杂集成电路的设计流程和各阶段设计质量保证工作内容。
本文件适用于指导复杂集成电路设计流程建立和质量保证。
2 规范性引用文件
下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文
件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于
本文件。
GB/T4365—2003 电工术语 电磁兼容
GB/T9178 集成电路术语
GB/T12750—2006 半导体器件 集成电路 第11部分:半导体集成电路分规范(不包括混合
电路)
GB/T16464—1996 半导体器件 集成电路 第1部分:总则
GB/T17574—1998 半导体器件 集成电路 第2部分:数字集成电路
GB/T17940—2000 半导体器件 集成电路 第3部分:模拟集成电路
GB/T18349—2001 集成电路/计算机硬件描述语言Verilog
GB/T37979—2019 可编程逻辑器件软件VHDL编程安全要求
3 术语、定义和缩略语
3.1 术语和定义
GB/T9178、GB/T16464—1996、GB/T17574—1998、GB/T17940—2000、GB/T18349—2001、
GB/T37979—2019和GB/T4365—2003界定的以及下列术语和定义适用于本文件。
3.1.1
复杂集成电路 complexintegratedcircuits
各种能够由用户根据具体应用进行编程和定制化设计的集成电路。
3.1.2
数字电路输入 digitalcircuitentry
采用设计语言对逻辑电路完成描述的设计过程。
3.1.3
逻辑综合 logicsynthesis
将电路的行为级描述转化成为门级表达的过程。
3.1.4
物理实现 physicalimplementation
基于半导体工艺,将所需逻辑功能用有效模块、门单元和其他逻辑单元映射实现,将前端网表转换
为芯片版图的过程。
1
GB/T44798—2024
3.1.5
逻辑后仿真 logicpost-simulation
在完成物理实现后、器件实际制造之前进行的附带完整设计时序信息的仿真。
3.1.6
激励 excitation
用于驱动被测电路的特定输入信号。
3.1.7
内建自测试 build-inselftest
在电路内部加入一部分专门用于测试的设计,用其进行测试激励的建立和测试判据的产生。
3.2 缩略语
下列缩略语适用于本文件。
ATPG:自动测试向量生成(AutoTestPatternGeneration)
BIST:内建自测试(Build-inSelfTest)
BSC:边界扫描单元(BoundaryScanCell)
DRC:设计规则检查(DesignRuleCheck)
EDA:电子设计自动化(ElectronicDesignAutomation)
EM:电迁移(ElectroMigration)
ESDS:静电放电敏感度(ElectrostaticDischargeSensitive)
FPGA:现场可编程门阵列(FieldProgrammableGateArray)
HCI:热载流子注入(HotCarrierInjection)
HDL:硬件描述语言(HardwareDescriptionLanguage)
I/O:输入/输出(Input/Output)
IP:知识产权(IntellectualProperty)
JTAG:联合测试工作组(JoinTestActionGroup)
LVS:版图和电路图一致性检查(LayoutVersusSchematic)
NBTI:负偏置温度不稳定性(NegativeBiasTemperatureInstability)
PCB:印制电路板(PrintedCircuitBoard)
TAP:测试访问端口(TestAccessPort)
TDDB:电介质/栅氧化层经时击穿(Time-DependentDielectricBreakdown)
VHDL:超高速集成电路硬件描述语言(Very-high-speedIntegratedCircuitHardwareDescription
Language)
4 复杂集成电路设计
4.1 复杂集成电路设计流程
复杂集成电路的设计源于系统需求,其主要设计流程如图1所示。首先对系统需求进行分析,转化
为可设计和可执行的电路设计输入,在此基础上完成设计规格的定义。如需要还可开展原型验证系统
的开发,对电路架构的合理性和可行性进行板级验证。随后开展硬件设计,设计过程中模拟和数字电路
采用不同的流程。两种类型电路设计完成后,开展混合信号总体集成。然后在数模混合信号仿真平台
上进行混合信号仿真验证,仿真通过则提交代工厂进行流片。若未通过,则要返回设计起始点对设计进
行修订。对于复杂集成电路的可靠性设计贯穿整个设计过程的始终,涵盖了规格定义、电路输入、版图
设计和仿真验证等各个环节。
2
GB/T44798—2024
图1 复杂集成电路设计流程
4.2 复杂集成电路系统需求分析和复杂集成电路设计规格定义
4.2.1 概述
复杂集成电路设计的起点是理解系统需求,明确功能和工作约束条件,形成设计规格的定义。
4.2.2 系统需求分析
系统需求分析宜包括以下方面:
3
GB/T44798—2024
a) 讨论和分析系统需求,确定电路总体架构,将总体功能分解为各个功能模块;
b) 定义复杂集成电路与其外围设备(如软件、其他硬件等)接口;
c) 论证复杂集成电路的关键技术指标,确定实现指标的技术路线;
d) 评估现有设计资源是否满足系统功能需求;
e) 编写电参数和功能说明文档;
f) 分解功能及指标需求,确保形成可量化和可测试的标准;
g) 记录电路需求分析中进行的改动、折中及其原因,保证设计过程具有可追溯性。
4.2.3 设计规格定义
复杂集成电路设计规格定义宜包括以下几个方面:
a) 编写电路主要功能的描述列表,例如通过模块图或流程图等形式;
b) 编写电路在应用方法的详细说明,例如用功能应用框图描述电路的集成应用方式;
c) 编写电路和接口描述,其内容主要包括:芯片物理信息(封装类型、尺寸、引脚数等)、设计规模、
功耗目标、输入/输出(I/O)引脚功能映射情况及其电气特性、工作时序信息等;
d) 制定电路详细工作条件约束;
e) 明确电路需要遵循的其他要求或标准;
f) 明确设计工具、方法以及流程,主要包括在设计阶段使用的工具、选用的硬件描述语言等。
4.3 复杂集成电路的数字电路设计
4.3.1 概述
复杂集成电路的数字电路设计需要经过数字电路输入、逻辑综合、数字后端设计以及数字仿真验证
4个主要设计阶段。
4.3.2 数字电路输入
数字电路输入是采用硬件描述语言完成数字电路的设计工作。Verilog和VHDL是目前最主要的
两种硬件描述语言,其中Verilog硬件描述语言宜符合GB/T18349—2001相关要求,VHDL硬件描述
语言宜符合GB/T37979—2019相关要求。
数字电路输入的主要内容至少包括以下几个方面:
a) 制定数字电路工作流程;
b) 制定数字电路工作时序说明;
c) 制定详细信号分配/连接说明;
d) 定义主要数字单元电路/模块端口;
e) 完成主要数字单元电路/模块实例化及设计;
f) 制定详细的数字电路模块互连信号声明;
g) 完成总体数字电路互连及设计;
h) 开展预综合并结合仿真对时序和资源进行评估。
4.3.3 逻辑综合
逻辑综合是将硬件描述语言完成的数字电路输入转化为可在实际电路中实现的门级网表。逻辑综
合过程中,通过逻辑综合工具对数字输入进行分析和规格定义,再映射为特定工艺的逻辑功能模块。最
后经过门级优化,将其转化为逻辑门互连状态的门级网表。
逻辑综合的主要工作至少包括以下几个方面:
4
GB/T44798—2024
a) 明确数字电路各个时钟域的时钟频率;
b) 明确数字电路的输入和输出时序约束条件;
c) 明确数字电路的功耗要求;
d) 明确数字电路的最大面积要求;
e) 明确数字电路的输出驱动负载约束条件;
f) 按照相关设计约束,依托设计工具开展硬件描述语言到门级网表的转化;
g) 分析综合工具给出的时序报告,开展迭代优化,确保完成相关综合要求。
4.3.4 数字后端设计
逻辑综合完成后,对综合网表开展数字后端设计。首先基于特定的半导体工艺,使用工艺厂商提供
的或第三方设计工具进行电路的物理实现,包括将综合网表基于工艺的有效模块、门单元和其他逻辑单
元进行映射操作并转换为电路版图等工作。再开展包括寄生参数提取、静态时序分析及优化、电源完整
性分析及优化等环节的其他后端设计工作。
数字后端设计过程中的主要工作至少包括以下几个方面:
a) 完成数字电路总体版图布局及电源规划;
b) 使用布局布线工具将综合结果的网表文件转换为对应的版图布局信息,完成标准单元位置
摆放;
c) 开展时钟树综合,完成时钟树设计及优化工作;
d) 完成详细布线及时序优化,将逻辑单元放置在电路中最合适的位置并完成布线;
e) 基于物理实现的版图进行不同工艺角、电压和温度条件下的寄生参数提取;
f) 将物理实现生成的网表、提取的寄生参数文件连同设计约束文件提供给时序分析工具,开展静
态时序分析,并产生时序文件,提供给仿真验证人员进行逻辑后仿真;
g) 评估物理实现后版图的电源完整性,完成电迁移和电压降的分析和优化;
h) 对电路进行静态或动态的功耗分析及优化。
4.3.5 数字仿真验证
数字仿真验证贯穿整个数字设计流程中。在完成数字电路的输入后,需要开展数字电路的仿真工
作以确定输入的正确性。完成逻辑综合和数字后端设计后,则要对数字电路进后仿真,以确保带时序信
息数字设计的正确性。
数字仿真验证的工作至少包括以下几个方面。
a) 如图2所示需从逻辑正确性和方案一致性两方面开展功能性验证。逻辑正确性验证主要包含
模块级和系统级的功能验证。方案一致性验证主要包含时钟/复位功能、中断方案、输入输出
引脚(I/O)、功耗、地址和接口单元的验证。
b) 建立验证机制和黄金模型,确保能够通过与黄金模型自动比对,进而验证设计的正确性。
c) 完成IP核的全面检视,包括商用IP的版本、商用IP验证报告、自研IP的应用环境、自研IP
验证功能点列表和自研IP验证报告等内容。
d) 确保验证功能点的完备性,保证所有系统功能均有测试用例覆盖。
e) 确保所有验证条件、验证流程和验证判据清晰完整。
f) 确保时序后仿真时验证用例覆盖所有跨时钟域信号,主要包括接口、数据通路和控制信号
通路。
g) 完成数字电路的验证覆盖率分析,保证行覆盖率100%,条件覆盖率100%,状态机100%,翻
转覆盖率100%,对于未覆盖的需要进行逐条分析。
h) 形成数字仿真报告,详细记录仿真错误及其解决过程,以便追溯。
5
GB/T44798—2024
图2 功能验证主要内容
4.4 复杂集成电路的模拟电路设计
4.4.1 概述
模拟电路的性能和结构相对于数字电路更为复杂,难以统一标准。复杂集成电路中的模拟电路设
计需要经过模拟电路输入、版图设计、模拟电路仿真3个主要的设计流程。其中,仿真包括模拟电路前
仿真和模拟电路后仿真。
4.4.2 模拟电路输入
在进行模拟电路设计时其拓扑结构具有非常多的可能性,以适用于不同的功能和指标要求。根据
模拟集成电路的特点,需要根据电路功能、技术指标要求、应用环境、工艺水平等综合考虑,采用全定制
化的基于图形界面的设计输入方式。模拟电路输入的工作至少包括以下几个方面。
a) 根据模拟电路功能及技术指标需求,确定符合总体要求的拓扑结构。
b) 结合模拟电路电源、接口和使用环境以及工艺情况开展容差设计。主要内容包括电源电压、工
作频率、驱动能力和关键技术指标的容差设计。
c) 根据设计需求的抗静电能力,结合电源、地和输入/输出信号类型进行抗静电防护设计。
d) 根据电路使用环境和可靠性指标开展相关设计工作,主要包括模拟电路低噪声设计、高精度模
拟电路中的关键单元匹配设计、电源波动较大环境中的过流等保护设计和电源检测设计、宇航
使用环境中的抗辐射设计(防总剂量效应、防单粒子闩锁效应和防单粒子翻转效应)等。
4.4.3 模拟电路版图设计
模拟电路的版图设计基于所采用的工艺,根据电路设计要求并遵循一定的设计规则开展。版图设
计总的原则是既要充分利用面积,又要在工艺条件允许的范围内尽可能提高性能和成品率。模拟电路
版图设计的工作至少包括以下几个方面。
a) 结合总体封装、总体功能和性能指标要求开展版图布局设计。
b) 以模拟电路设计为基础,对版图进行层次化设计,尽可能地提高版图设计效率,同时也有利于
单元电路版图的共享。
c) 结合模拟电路拓扑结构和速度、精度等指标要求开展版图设计,比如同一单元电路的晶体管宜
布局在一起以减少信号的延迟,同时节省布线和版图面积。
d) 对噪声进行屏蔽设计,包括添加隔离环、添加去耦电容等,并将干扰源和敏感电路尽量分开
6
GB/T44798—2024
排布。
e) 对于电路设计中的高匹配精度要求的器件开展特殊的版图设计。包括采用对称性设计、添加
伪器件、对引线进行匹配以及特殊的单元版图布局等。
f) 合理地开展电源/地线的布局和设计。包括在地线上适当地增加衬底接触孔数量,电源类宽金
属线容易引起热力问题,需要进行开槽设计,数/模电源尽量采用十字交叉等。
g) 对主要通路的电流密度进行计算,合理设置金属宽度确保电流密度满足可靠性要求。
h) 完成模拟电路版图设计后,需要对版图进行设计规则检查(DRC)和版图和电路图一致性检查
(LVS),确保版图和电路图保持一致。
4.4.4 模拟电路仿真
模拟电路的仿真相比逻辑电路具有更大的难度,需要结合使用环境、器件特性和工艺水平来建立仿
真平台。模拟电路仿真的工作至少包括以下几个方面。
a) 完成仿真平台的搭建,平台要求能够对于电路的功能和指标进行全面覆盖,同时能够准确模拟
芯片外部实际工作环境,包括供电、驱动、负载等要素。
b) 完成模拟电路的版图设计后,需要对版图进行寄生参数提取,并进行后仿真确认。后仿真平台
建议尽量保证与前仿真平台的一致性。需要对前后仿真的性能指标差别进行记录。
c) 在仿真时需要对平台进行温度、电压和工艺角的拉偏仿真。
d) 在可能的情况下建立电路的黄金模型,对目标电路的功能和指标进行自动比对。
4.5 复杂集成电路可测性设计
4.5.1 概述
复杂集成电路在设计、生产、应用过程中可能因为各种机理产生失效,宜采用可测性设计对集成电
路的生命全流程进行测试。随着复杂集成电路使用的工艺越来越先进,设计规模越来越大,其测试难度
和成本也不断增高,引入可测性设计的必要性也在日益增加。
复杂集成电路的可测性设计范畴非常广泛,主要包括扫描链、内建自测试和边界扫描等多个方面。
实际设计时可根据情况选取其中一至多种可测性设计方法进行实现。
4.5.2 基于扫描链的可测性设计
基于扫描链的可测性设计可实现在自动化测试设备上快速完成复杂集成电路中数字逻辑失效的测
试,同时可进行在速测试,以检测非功能性的时序失效并降低测试成本。其实现过程宜包括以下几个
方面。
a) 确认选用的工艺数据库,包含具有扫描模式的扫描触发器。
b) 根据测试时间、测试成本和引脚数量等设计约束确认扫描链数量和测试端口,测试端口可与功
能端口复用。
c) 按照基于扫描链的可测性设计要求,优化复杂集成电路的数字逻辑设计,减少在测试模式下不
可覆盖的逻辑部分,以得到尽量高的测试覆盖率。另外还需要对未覆盖逻辑进行风险评估,并
尽量通过其他测试手段进行覆盖。
d) 在设计综合时,采用综合工具或者专用扫描链设计工具将普通寄存器替换为扫描寄存器并连
接构成扫描链。生成对应的自动化测试向量,其主要包含测试激励和预期的正确输出结果。
4.5.3 基于内建自测试的可测性设计
内建自测试(BIST)是在电路内部加入一部分专门的测试单元电路,利用其进行测试激励的建立和
7
GB/T44798—2024
测试判据的产生。在不占用外部测试仪器资源的前提下完成被测电路的测试工作,内建自测试架构如
图3所示。
图3 内建自测试架构(典型)
内建自测试的可测性设计主要工作至少包括以下几个方面:
a) 制定测试方案,包括测试产生、测试响应分析、内建自测试控制器设计等内容;
b) 确认内建自测试单元性能指标,包括故障覆盖率、测试硬件需求、测试时间、测试设计难度等;
c) 针对存储器的内建自测试,需要明确各种故障模型(包括常见的固定型故障、跳变故障、耦合故
障、桥接故障、保持故障等)的测试覆盖率以选择测试算法;
d) 完成内建自测试单元设计并集成到复杂集成电路设计中;
e) 复杂集成电路进行测试时主要包括以下过程:通过内建自测试单元完成自测试过程控制、被测
单元的调度、自动测试向量生成(ATPG)、将测试向量作为激励施加于被测单元、读取被测单
元响应并进行判定。
4.5.4 边界扫描测试
边界扫描测试最初是为了解决印制电路板上电路间的互连测试而提出的一种解决方案,目前广泛
应用于数字、模拟或混合信号电路的测试和调试。
边界扫描测试的主要工作至少包括以下几个方面:
a) 确定需要进行边界扫描测试的单元;
b) 确定测试端口、测试结构和操作指令;
c) 完成以联合测试工作组(JTAG)接口、测试访问端口(TAP)控制器和边界扫描单元(BSC)为
代表的测试电路设计;
d) 自定义或通过相应电子设计自动化(EDA)工具对边界扫描电路进行综合及物理实现;
e) 对边界扫描电路进行仿真确认其功能正确性;
f) 生成相应设计文件,产生用于边界扫描测试的向量。
4.6 复杂集成电路可靠性设计
4.6.1 概述
复杂集成电路的可靠性设计贯穿整个设计过程,包括设计输入(复杂电路的可靠性指标)、工艺选
择、电路设计(包括数字电路和模拟电路设计)和版图设计等阶段。
4.6.2 可靠性指标
在电路需求分析和规格定义阶段同样需要对芯片的可靠性指标进行评估和确认。复杂集成电路的
可靠性指标主要包括但不限于以下内容:
a) 产品质量等级;
b) 工作温度范围;
c) 产品的工作电压、电流和功率;
d) 产品的极限电压条件;
8
GB/T44798—2024
e) 产品的使用环境(气候环境设计、机械环境设计等);
f) 静电放电敏感度(ESDS)等级;
g) 用户规定的其他可靠性要求,常见的是抗辐射指标。
4.6.3 电路可靠性设计
电路的可靠性设计主要是指在电路设计阶段根据可靠性指标要求开展的相关工作,复杂集成电路
的工作至少包括以下几个方面:
a) 根据可靠性设计指标要求确定可靠性设计工具,包括电气特性检查、电特性仿真、热仿真以及
应力仿真等方面的相关工具;
b) 根据复杂集成电路需求,对选用工艺的最高工作电压、响应速度、精度和温度特性等参数仔细
评估,并留足裕量,提高产品可靠性;
c) 复杂集成电路中的模拟电路,建议优先采用已有的成熟电路,新技术建议仔细评估采用的必要
性,确保产品的使用可靠性;
d) 对电路进行电磁兼容性设计及评估,评估指标包括传导和辐射两大类,如传导干扰、抗浪涌、谐
波、抗辐射和静电等;
e) 开展容差设计并对电路进行温度、电源电压以及工艺角的拉偏仿真,确保电路指标冗余度;
f) 采用温度系数互补、负反馈等技术,结合选择稳定性较好的元器件以提升电路的温度稳定性;
g) 除了上述常用的可靠性设计方法外,在某些应用环境中还需要考虑过压保护、欠压保护、过温
保护、低噪声、抗辐射等其他可靠性设计措施。
4.6.4 版图可靠性设计
版图设计是复杂集成电路中可靠性设计的重要环节,版图质量的好坏直接关系最终电路的可靠
性,其可靠性设计的工作至少包括以下几个方面。
a) 根据复杂集成电路可靠性指标要求对版图进行合理布局,对于数字电路和模拟电路之间留足
距离。总体上一般根据信号流入到流出进行布局,主要是考虑信号的延迟、布线、节约版图
面积。
b) 复杂集成电路版图尽量采用层次化设计以提高效率,减少出错概率。
c) 电源/地线以及信号的布局需要考虑信号传输关系、器件与器件关系、器件与单元等之间的连
接关系。
d) 复杂电路的版图设计上尽量多放置衬底孔和滤波电容。在衬底上尽量多放置衬底孔,以防止
发生衬底去偏置或产生闩锁。同时,增加滤波电容尽量减少复杂集成电路中数字部分对模拟
电路的影响。
e) 对电路中的大电流节点进行充分分析,确保相关金属宽度满足电流密度要求。
f) 除了上述常规设计外,还需要考虑版图设计细节,例如接触孔尽量加大、金属拐角线、串扰信号
布线、多层布线等问题。
4.6.5 封装可靠性设计
4.6.5.1 概述
封装的主要作用是保护芯片,具有散热作用。同时使芯片与外电路连接,提供标准的形状和规定的
外引出脚排列,以便装配和测试,并满足电学特性、可靠性要求。封装可靠性设计主要分为封装管壳、集
成电路贴片和键合3个方面内容。
9
GB/T44798—2024
4.6.5.2 封装管壳可靠性设计
复杂电路的封装管壳主要从管壳材料、管壳结构、封盖工艺3个方面考虑:
a) 封装材料建议根据复杂集成电路是否有气密性要求,选择满足GB/T12750—2006要求的金
属、玻璃、陶瓷;
b) 根据复杂集成电路的面积大小、管脚需求等选择封装结构,主要可以分为D 型、F 型、J型、
H 型、P型、T型、O 型、E型、C型、N 型、Q 型、G 型封装和CBGA、CCGA、PBGA、PCGA 等封
装结构;
c) 根据封装材料和是否有气密性的要求,选择对应的封盖工艺方式,包含钎焊(金锡、锡铅等共晶
焊接)、低温焊接(如平行缝焊、储能点焊)或采用温度在385℃以上的玻璃烧结密封。
4.6.5.3 贴片可靠性设计
贴装的目的是把芯片牢固地黏接在外壳底座上,同时解决了电气连接并改善散热条件。复杂集成
电路根据芯片厚度、切割方式从而选择不同的贴装方式。贴装质量需满足相关内部目检要求,芯片剪切
强度需满足相关要求。
4.6.5.4 键合可靠性设计
引线键合的主要作用是实现芯片与外壳底座引出端间的电气连接,其键合强度宜满足非破坏性键
合拉力测试和破坏性键合拉力测试相关要求。引线选取要从引线材料、引线所能承受最大额定电流、引
线键合方式进行考虑。
a) 引线键合的材料一般为金丝、铝丝或铜丝。
b) 根据电流密度的规定,在最大额定电流下,键合引线经受的连续电流(对于直流)或均方根电流
(对于交流或脉冲电流)不超过公式(1)计算所确定的数值。
I =Kd3/2 …………………………(1)
式中:
I ———最大允许电流,单位为安培(A);
D ———圆形引线的直径(对非圆形引线导体,则为截面积相同的等效直径),单位为毫米(mm);
K ———为表1中的常数(该常数与器件所用引线或导体的长度和成分有关)。
表1 常数K 数值
成分
与两键合点间导体总长度对应的K 值
长度L≤1.0mm 长度L>1.0mm
铝172 118
金234 160
铜234 160
对于复杂集成电路,常用的引线键合方式为金丝球焊、铝丝楔形焊和铜丝球焊。键合方法分别为热
压超声键合和压力超声键合。
除了以上引线键合方式外,目前复杂集成电路还有一部分采用倒扣焊的焊接方式。该方式优点是
互连短,寄生杂散电容、互连电阻和电感较小,有利于高频器件。进行倒扣焊可靠性设计时,需要从空
洞、连锡、虚焊、锡珠等工艺步骤考虑。
10
GB/T44798—2024
4.7 复杂集成电路验证
4.7.1 概述
复杂集成电路的验证包括原型验证、混合信号仿真验证和可靠性验证3个方面。原型验证为采用
验证板方式对电路进行总体可行性验证,混合信号仿真验证则采用数模混合信号仿真平台对电路进行
总体功能和指标的验证,可靠性验证主要是针对设计产品的主要失效模式或者机理开展的验证。
4.7.2 混合信号仿真验证
复杂集成电路的混合信号仿真验证是在总体数模混合信号电路完成设计的基础上,采用专业仿真
平台对其进行系统级的仿真验证工作,其工作流程如图4所示。
混合信号仿真验证的主要内容至少包括以下几个方面。
a) 综合考虑数模混合信号电路的规模、工作速度以及精度等指标,确定选择的仿真验证平台。
b) 建立混合信号验证机制。尽量建立总体电路黄金模型,确保能够通过与黄金模型自动比对,进
而确保总体电路设计的正确性。
c) 在数字和模拟交界区域添加包含电压、转换速率、驱动能力等信息的接口模型库。
d) 完成混合信号仿真平台的搭建,确保平台能够对于电路的功能和指标进行全面覆盖。同时能
够准确模拟电路的实际工作环境,包括供电、驱动、负载等环境要素。
e) 确保混合信号验证功能点的完备性,保证所有系统功能均有测试用例覆盖。
f) 确保所有验证条件、验证流程和验证判据清晰完整。
g) 确保混合信号仿真验证的用例能够对所有的数模接口进行覆盖。主要包括数据通路和控制信
号通路。
h) 对总体电路进行温度、电压和工艺角拉偏仿真。
图4 混合信号仿真验证流程
4.7.3 原型验证
原型系统是复杂集成电路的一种硬件表现形式。使用原型验证能够模拟复杂集成电路的真实应用
11
GB/T44798—2024
环境,且验证速度明显高于数字仿真和数模混合仿真。
原型验证的工作至少包括以下几个方面。
a) 根据复杂集成电路需求,尽量选择成熟的功能硬件板作为原型验证硬件模块。
b) 在没有成熟的原型验证板时,根据需求进行原型验证板的开发。开发板一般包括现场可编程
门阵列(FPGA)、电源、模拟电路等模块。
c) 将设计代码移植到FPGA 中并开展综合、仿真、布局、布线。
d) 通过印制电路板(PCB)工具进行电路原理图输入和布局布线,形成原型验证板。
e) 确保原型验证板能够覆盖主要的系统功能和指标要求。
f) 验证板的模拟电路选型时尽量在指标和功能上与复杂集成电路的片上单元接近。
g) 记录原型验证过程中发现错误的报告和修改过程,确保整个原型验证过程可追溯。
4.7.4 可靠性验证
在产品设计的过程中,能够利用可靠性仿真分析工具对电路的可靠性水平进行仿真验证。需要注
意的是,可靠性仿真验证并不能完全替代可靠性摸底试验的作用,但是可靠性验证可提高电路可靠性设
计的效率,降低产品的研制成本。
可靠性验证的工作至少包括以下几个方面。
a) 根据复杂集成电路需求,确定需要完成的可靠性仿真失效机理,可靠性仿真设计的4种主要失
效机理如下:电迁移(EM)、电介质/栅氧化层经时击穿(TDDB)、热载流子注入(HCI)和负偏
置温度不稳定性(NBTI)。
b) 通过失效机理的可靠性参数提取方法,确定集成电路相应机理的可靠性参数。可靠性参数提
取方法主要通过对各种失效机理的可靠性测试结构进行加速试验得到。
c) 利用电路仿真器计算半导体器件初始的电参数及器件退化以后的电参数,并以此预测器件这
些参数的退化和失效情况。
5 复杂集成电路设计质量保证
5.1 概述
复杂集成电路的设计质量保证重点关注电路设计过程并贯穿整个设计周期,包括系统需求、电路规
格定义、模拟电路设计、数字前端及后端设计和可靠性设计等环节。设计质量保证将检测、记录、评估、
批准、跟踪和解决各个设计环节中已制定的计划和实施情况的偏差,确保复杂集成电路设计按照计
划,程序和相关标准正确推进。
5.2 复杂集成电路设计质量保证工作内容
5.2.1 概述
复杂集成电路的设计质量保证用来保证电路的设计能够满足需求并涵盖了电路设计的所有阶段。
其主要的工作内容包括各个阶段的文件检查、阶段审查、设计过程审计和更改分析4大部分。
5.2.2 文件检查
各个阶段的文件、设计、脚本、电路或硬件描述代码需要进行质量检查,以确定其正确性以及与设计
输入的符合性。通常由设计质量保证工程师负责,并采用与检查清单进行对比检查的方式开展。
5.2.3 阶段审查
在完成某流程节点的设计后需要对该阶段的设计情况进行审查,目的是确定设计过程中可能存在
12
GB/T44798—2024
的错误和遗漏。通常由专家检查员、质量保证工程师和设计人员负责,并采用检查清单的形式开展。
5.2.4 设计过程审计
设计过程审计用以确定项目计划和设计流程执行情况,同时评估计划和流程的充分性和有效性。
过程审计将对执行过程中的记录进行部分抽样,以确定是否正确遵循程序。记录可包括正式的设计文
件,也可包括非正式的开发信息,比如日志文件、工具输出文件甚至电子邮件。
5.2.5 更改分析
在设计过程中如果需要对设计输入、某个子单元进行更改时就需要进行更改分析。在复杂集成电
路的设计过程中,具体分析将取决于系统需求、关键性能指标、主要功能吻合度、可靠性隐患等因素。
5.3 各阶段设计质量保证工作详细内容
5.3.1 系统需求和电路规格定义质量保证
电路需求和规格定义位于项目的初始阶段,该阶段的决策将会影响项目未来工作。在规格定义阶
段,系统需求会转换为电路功能和指标要求,同时进行电路的总体架构和子单元的规划。以上所有定义
要通过文件的形式体现。针对这一过程的质量保障措施如下:
a) 明确复杂集成电路的所有设计需求是否适当,所有系统需求是否都是准确并且具备可验证性;
b) 明确复杂集成电路设计的约束条件;
c) 电路规格定义是否涵盖了所有的系统需求;
d) 制定详细的可执行的项目研制计划;
e) 确保系统需求和电路规格定义设计经过该领域专家评审,形成检视记录;
f) 确保输出的交付物满足附录A 的表A.1要求。
5.3.2 数字设计质量保证
5.3.2.1 前端设计质量保证
数字前端设计阶段通过硬件描述语言对数字电路的功能和结构进行实现,同时进行预综合以确保
其可实现性。针对这一过程的质量保障措施如下:
a) 确保整个前端设计经过该领域专家评审,形成检视记录;
b) 按照设计需求进行硬件描述语言行为级和门级结构的设计评审,确保其正确性和完整性;
c) 审核前端设计内部每个子单元的设计是否满足需求;
d) 评审前端设计工具的可用性,确定工具或者其工作环境是否具有缺陷;
e) 确保设计师遵循符合标准的前端设计流程进行设计;
f) 确定设计团队采用一致的设计风格和标准;
g) 编写易于理解的代码的指南及其注释;
h) 采用统一的命名约定;
i) 全面审核设计过程中的衍生需求,并确保需求是合理的并已经被设计覆盖;
j) 对没有使用的功能进行评估,确保其不会影响主要功能并判断其存在的必要;
k) 确保前端设计覆盖了所有功能,且所有的功能模块都运行;
l) 评审综合时候的约束条件是否合理;
m) 评估综合后的仿真结果是否完整,确保增加时间信息不会影响仿真结果;确保仿真结果是在最
恶劣的条件,即最差的时间和输入信号的条件下进行仿真;
n) 严格核实和遵循项目计划中定义的各种措施;
13
GB/T44798—2024
o) 保证设计中的功能、电性能等选择都有文字记录,确保可追溯性;
p) 在各个设计层次都需要增加注释信息,提升设计可读性;
q) 确保输出的交付物满足表A.1要求。
5.3.2.2 电路综合计质量保证
高层次的数字设计在逻辑综合设计阶段被转换成版图。通过流片厂商提供的工具,设计中定义的
功能被映射到芯片中的模块、门或者其他逻辑单元。针对这一过程的质量保障措施如下:
a) 确保电路综合过程和结果经过该领域专家评审,形成评审记录;
b) 核实和检查综合方法的完备性和必要性;
c) 核实和检查综合工具,若使用全新工具,检查其选择使用的必要性和合理性;
d) 核实和检查项目设计中定义的配置管理系统是否与计划一致;
e) 确保进行时序仿真或者静态时序仿真;
f) 确保进行冗余仿真,例如输入错误时序、上电时间长短、其使用过程中可能会出现的情况;
g) 确保按照规定的设计流程开展设计,并由质量管理人员进行监督和检视;
h) 确保按照实际接口要求进行输入逻辑电平阈值和最大输入转换时间设计;
i) 确保输出的交付物满足表A.1要求。
5.3.2.3 数字仿真质量保证
在完成前端设计和电路综合后,则需要对数字电路进行仿真并进行初步的时序和资源评估,用于早
期检视数字代码的正确性及合理性。针对这一过程的质量保障措施如下:
a) 确保数字仿真过程和结果经过该领域专家评审,形成评审记录;
b) 按设计规格要求产生激励信号驱动被测单元进行仿真;
c) 设计验证机制,通过自动检查比对黄金模型和仿真结果进而确定数字设计的正确性;
d) 核实和检查仿真工具,如果使用全新工具,检查其选择使用的必要性和合理性;
e) 在不考虑延迟的情况下,对设计进行功能验证;
f) 使用预估或单位延迟,检查对时序的设置;
g) 详细记录报告仿真期间遇到的错误和解决过程,便于后续对设计和验证过程进行追溯;
h) 进行覆盖率分析,保证覆盖率满足设计需求;
i) 确保输出的交付物满足表A.1要求。
5.3.3 模拟电路设计质量保证
5.3.3.1 模拟电路设计质量保证
模拟电路采用图形化的方式完成电路设计。针对这一过程的质量保障措施如下:
a) 确保电路的设计过程和结果经过该领域专家评审,形成评审记录;
b) 核实和检查模拟电路的仿真平台是否覆盖所有的用户需求;
c) 核实和检查设计工具,如果使用全新设计工具,检查其选择使用的必要性和合理性;
d) 确保根据应用环境进行温度、电压、工艺角等组合的拉偏仿真;
e) 确保按照规定的设计流程开展设计,并由质量管理人员进行监督;
f) 确保按照表A.1进行满足要求的交付物输出。
5.3.3.2 模拟电路版图设计质量保证
模拟电路的版图设计是重要设计内容之一。版图设计基于所采用的工艺并根据电路设计要求进
14
GB/T44798—2024
行,并且遵循一定的原则才能设计出满足要求的电路。针对这一过程的质量保障措施如下:
a) 确保版图的设计过程和结果经过该领域专家评审,形成评审记录;
b) 确保按照规定的设计流程开展设计,并由质量管理人员进行监督;
c) 核实和检查中所确定的版图工具,如果使用全新工具,检查其选择使用的必要性和合理性;
d) 组织专家对DRC和LVS报告进行评审和检视,确认报告内遗留项不影响电路性能;
e) 确保按照表A.1进行满足要求的交付物输出。
5.3.3.3 模拟电路仿真质量保证
模拟电路的仿真比逻辑电路具有更大的难度,需要结合使用环境、器件特性和工艺水平来建立仿真
平台。针对这一过程的质量保障措施如下:
a) 确保电路的仿真过程和结果经过该领域专家评审,形成评审记录;
b) 核实和检查仿真工具,如果使用全新工具,检查其选择使用的必要性和合理性;
c) 确保按照规定的设计流程开展设计,并由质量管理人员进行监督;
d) 确保根据应用环境进行温度、电压、工艺角等组合的拉偏仿真;
e) 确保完成版图设计后进行模拟电路后仿真,且后仿真指标和功能完全满足设计需求;
f) 确保按照表A.1进行满足要求的交付物输出。
5.3.4 可测性设计(必要时)质量保证
复杂集成电路需要在设计初始就开展可测性设计,以降低集成电路的测试难度,提升测试效率,降
低电路的测试成本。针对这一过程的质量保障措施如下:
a) 确保可测性设计过程和结果经过该领域专家评审,形成评审记录;
b) 核实和检查可测行设计工具,如果使用全新设计工具,检查其选择使用的必要性和合理性;
c) 确保测试系统能够覆盖所有技术指标和功能;
d) 核实和检查是否所有的模拟电路都具备可测性和可观性;
e) 核实和检查所有的数字电路是否都开展了可测性设计,确保其测试覆盖率满足要求;
f) 核实和检查所有的存储器是否开展了可测性设计,确保其测试覆盖率满足要求;
g) 核实和检查所有的接口是否开展了可测性设计,确保其测试覆盖率满足要求;
h) 确保按照表A.1进行满足要求的交付物输出。
5.3.5 数模混合信号仿真验证质量保证
为了提升复杂集成电路的流片成功率,需要对复杂集成电路进行仿真验证以确保其满足设计需求。
针对这一过程的质量保障措施如下:
a) 确保电路验证过程和结果经过该领域专家评审,形成评审记录;
b) 核实和检查验证工具,如果使用全新工具,要其选择使用的必要性和合理性;
c) 核实和检查验证用例是否覆盖所有的指标和功能要求;
d) 确保验证所有的接口的电平指标、时序等;
e) 确保进行温度,电压和工艺角等拉偏验证;
f) 核实和检查数字部分的验证覆盖率(代码覆盖率、翻转覆盖率等)是否达到设计要求;
g) 核实和检查是否进行了异常用例的设计;
h) 确保按照表A.1进行满足要求的交付物输出。
5.3.6 可靠性设计质量保证
复杂集成电路的可靠性设计是指面向系统需求,对复杂集成电路的可靠性进行预计和设计的技术。
15
GB/T44798—2024
针对这一过程的质量保障措施如下:
a) 确保复杂集成电路可靠性设计经过该领域专家评审,形成评审记录和可靠性设计报告;
b) 确保可靠性设计考虑电路的温度范围;
c) 确保可靠性设计考虑电路的工作电压/电流/功率,并开展极限工作条件的设计及仿真;
d) 确保开展复杂集成电路的使用环境评估,包括系统接口、气候环境、机械环境等;
e) 确保进行静电放电敏感度设计并满足系统要求;
f) 确保进行电磁兼容设计和评估;
g) 确保对复杂集成电路进行热设计及评估;
h) 确保对敏感单元采用保护电路设计;
i) 确保按照表A.1进行满足要求的交付物输出。
16
GB/T44798—2024
附 录 A
(规范性)
主要研制阶段交付文件清单
主要研制阶段交付文件清单见表A.1。
表A.1 主要研制阶段交付文件清单
交付件名称交付责任人研制阶段
集成电路需求说明书系统架构工程师
集成电路应用场景分析报告集成电路总体设计工程师
集成电路可行性分析报告集成电路总体设计工程师
IP成熟度分析报告模拟、数字前端设计工程师
系统需求分析
集成电路设计方案集成电路总体设计
模拟电路设计方案模拟设计工程师
数字逻辑设计方案数字前端设计工程师
验证策略与方案验证工程师
电路规格定义
总体电路设计报告、总体电路图、顶层数字代码集成电路总体设计工程师
模拟电路设计报告、电路图模拟设计工程师
数字逻辑设计报告、数字代码数字前端设计工程师
版图设计报告、电路版图定制版图设计工程师
后端设计报告、脚本文件,网表及反标文件,数字版图数字后端设计工程师
总体电路仿真验证报告、验证环境验证工程师
可靠性设计报告集成电路总体设计工程师
可测性设计报告集成电路总体设计工程师
电路测试方案测试工程师
数字、模拟电路设计、可测性
设计、数模混合仿真验证
封装设计报告封装工程师
样片测试报告测试工程师
可靠性测试报告测试工程师
电路封装测试
用户手册发布应用工程师产品发布
17
GB/T44798—2024